TSMC portarà hòsties apilades 3D a dissenys complexos de silici, com ara les GPU



TSMC is close to adapt 3D stacked silicon wafers to complex silicon designs, such as graphics processors, using its new proprietary Wafer-on-Wafer (WoW) Advanced Packaging technology, which will be introduced with its 7 nm+ and 5 nm nodes. 3D stacked silicon fabrication is currently only implemented on 'less complex' silicon designs, such as NAND flash, which don't run anywhere near as hot as complex designs ASIC designs, such as GPUs or CPUs. In its current form, TSMC achieved 2-layer stacks, in which two silicon layers that are 'mirror images' of each other (for perfect alignment), sandwich bonding layers, through which pins for the upper layer pass through.

La unió de les dues capes és on es troba la major part de les innovacions i 'salses secretes' de TSMC. Per al flaix 3D NAND, es multipliquen diversos matrius cremats a través de les seves vores. No cal que tingueu tants pins per parlar amb una matriu de flaix NAND, tal com es diu una matriu de GPU. Per a matrius complexes, els dissenyadors han de passar milers de pins per la 'capa inferior', el substrat de connexió i, finalment, per la 'capa superior'. La capa inferior, per tant, es desprèn en ambdós extrems, un costat interconnectant amb el substrat del paquet per a tots dos matrius i la part superior serveix com una mena de substrat per a la matriu superior. Aquesta innovació és el que TSMC anomena “via-silici-vias” o TSVs. WoW (wafer on wafer) és diferent del pack-on-pack o el PoP (la forma en què els paquets SoCs i DRAM s’aparellen dins dels telèfons mòbils), en què dos paquets complets es filen concèntricament al PCB o bé amb pins a la part superior del paquet. Paquet SoC que interfereix amb el paquet DRAM. El paquet DRAM necessita menys pins que el SoC, per la qual cosa és més convenient tenir-lo al damunt. Una matriu WoW es troba dins d’un mateix paquet i ofereix la superfície del doble de la matriu plana d’una sola capa. Les capes d’enllaç, l’altra innovació clau de TSMC, no només ajuden a combinar els dos paquets, sinó que també ajuden a la conductivitat tèrmica. Hi ha divisió del treball entre els dos morts. La capa inferior ha de suportar el cablejat de tots dos matrius, mentre que la capa superior ha de dissipar la calor de les dues matrius. En aquest sentit, la capa superior obté una mica d’ajuda pel fet que té zones en blanc (on la capa inferior normalment tindria cops al substrat del paquet).
Source: Cadence Blog