Llei de Moore: està realment mort?



'Moore's Law' is a term coined in 1965 by Gordon Moore, who presented a paper which predicts that semiconductor scaling will allow integrated circuits to feature twice as many transistors present per same area as opposed to a chip manufactured two years ago. That means we could get same performance at half the power than the previous chip, or double the performance at same power/price in only two years time. Today we'll investigate if Moore's Law stayed true to its cause over the years and how much longer can it keep going. Durant un període superior a cinc dècades, la regla de la llei de Moore ha funcionat, fent que el gràfic anterior sembli gairebé lineal si es dibuixa una línia. El que allunya la línia de la seva linealitat són ocasions de la fabricació que la indústria va haver de fer front i va superar al final. Al llarg de la història, la Llei de Moore ha estat declarada i prevista que va morir moltes vegades, ja que la indústria s'aproximava a les mides sub-micres. A partir d’1 µm, molta gent es va tornar escèptica en la viabilitat de la llei i el grau que mantindria, però el temps ha demostrat que aquestes persones van malament i ja estem utilitzant productes que es basen en un node de 7 nm.

El repte
El que realment intenta aturar la llei són tres coses: litografia, impureses i economies d’escala.

El primer problema a abordar són les impureses que es troben a nivell d’àtoms. Les foses de fabricació de silici fonen sorra de quars per formar una estructura de cristall gran que es talla en hòstia. Quan la sorra es fon, les impureses són inevitables. Això es deu al fet que el silici escalfant fa que reaccioni fàcilment amb els halògens (fluor, clor, brom i iode) per formar halogenurs. Aquests haluros s'eliminen amb més productes químics que es dissolen i els eliminen, de manera que es pot extreure un gran cristall per a la fabricació d'hòsties. 'Quin és el problema causat per l'eliminació d'aquestes impureses?', Podeu preguntar-vos. Com més petita sigui la mida d’un transistor individual, és millor que fins i tot un petit àtom d’impureses, que quedi de la neteja anterior, estigui present i faci inutilitzar un transistor.

El segon problema a abordar és la litografia. Per fer els transistors, cal “imprimir-los” en una oblia de silici. Es fa mitjançant la brillantor de la llum a través d'un motlle anomenat màscara, que penetra en el silici i grava el patró en una oblea. Com és natural, a mesura que disminueix la mida del transistor, haureu de reduir la vostra màscara. Com més petita sigui la màscara, més difícil és fer-la (comenceu a notar un cert patró aquí amb la disminució de la mida). Per resoldre aquest problema, la indústria de semiconductors ha realitzat una tècnica de multi-patró que fa diverses voltes en el procés de gravat per augmentar l'eficàcia de l'aplicació de màscares. Tot i això, moltes vegades aquest enfocament no és suficient i la llum UV té problemes per imprimir dissenys en silici. Així va néixer la litografia Extreme UV o EUV. Utilitza una llum més forta
Font amb una longitud d'ona més curta per gravar millor el disseny i reduir els errors que pot imprimir. El problema realment és aquí, no és la llum que passa per la màscara, sinó la màscara. La màscara és l’element crític de disseny ja que transfereix el seu disseny a silici. Si no podeu fer màscares precises i petites, no podeu obtenir un xip de treball. Així, la confecció de la màscara és un altre pas crític que dificulta la llei de Moore. El tercer i últim problema és l’economia d’escala. És aquí on entra la segona llei de Moore menys coneguda, que preveu que el cost de la creació d’una nova instal·lació de fabricació també és cada vegada més cara cada dos anys. Avui per tal de construir una nova fab, les empreses gasten milers de milions de dòlars. Intel ha invertit més de 12 milions de dòlars en el seu fabulós número 42 a Arizona, que suposadament va fabricar xips de 7 nm algun dia. A més de l'enorme capital que cal només obrir una nova fàbrica, les empreses han de desenvolupar el seu propi procés de nodes semiconductors. Per posar en perspectiva, les especulacions de la indústria són que, a partir dels cinc milions més o menys, es necessiten més de cinc mil milions de dòlars només per a la R + D. Aquesta és la raó per la qual només es queden tres foneries que fabriquen 7 nm i menys: Samsung, Intel i TSMC.

El camí a seguir

Per a totes les empreses que tenen capital per invertir en equipaments i equipaments de fabricació nous, hi ha moltes opcions per triar per tal de seguir la llei. Addició de nous materials, fabricació de nous transistors i pas a la 3a dimensió.

Saber introduir petites quantitats d'altres materials amb silici ('dopatge') pot ser una espasa de doble tall. Un nou material pot augmentar les propietats del transistor, però resulta molt difícil de fabricar. Això va ser l'experiència d'Intel amb el cobalt. Ho van afegir al node de 10 nm per disminuir la resistència en cables extremadament petits que connecten els transistors. El coure s’utilitza generalment per a aquests cables, però a mesura que s’envasa en cables més petits, tendeix a ser més resistent, de manera que el cobalt s’afegeix beacuse a la mateixa mida, Intel va trobar que té la meitat de la resistència que els fils similars fets de coure. Aquesta addició va resultar útil, però bastant difícil de fabricar i va produir una mala capacitat, provocant retards en el nou procés. Malgrat els retards, la seva incorporació va resoldre un gran problema que van enfrontar els enginyers, mostrant el potencial d’integrar nous materials per augmentar el rendiment. Si recorda, l'alumini es va utilitzar durant algun temps abans que la indústria passés al coure per obtenir millors característiques. Aquesta transició tampoc va anar bé, però al cap de poc va resultar força bé.

També són opcionals nous tipus de transistors. Durant un temps, la indústria va utilitzar el CMOS FET estàndard, com a transistor base, que va funcionar bé fins que no vam poder controlar el corrent que passa pel transistor, fent interruptors aleatoris que sovint es van produir en errors. Fa poc, el nou disseny anomenat FinFET va substituir el pla FET, on l'aleta es va aixecar i la porta va començar a envoltar-la
Font per controlar millor si el transistor canviarà o no. A la imatge de sota es pot veure la diferència que va aparèixer amb la introducció de FinFET, que permet als fabricants fer transistors més petits i el més important controlar-los. L'últim enfocament per fer transistors és 'Gate All Around FET' o GAAFET en definitiva. El seu disseny envolta el conjunt
Font amb una comporta, per evitar possibles interruptors sense intenció. Planificat per utilitzar-lo en 5 nm i per sota, GAAFET és una tecnologia que veurem molt aviat. Permet dissenys de transistors encara més petits amb una manipulació més fàcil d’encendre / apagar.
I, finalment, però no menys important és la 3a dimensió. Quan passem per sota d’1 nm i comencem a mesurar la mida del node en picòmetres, moltes forces evitaran que els transistors es facin més petits. Pots anar petit però no pots trencar les regles de la física. El túnel quàntic està més present a distàncies més petites, per la qual cosa en un moment no podem anar de disseny més reduït sense que el transistor faci el commutador en moments aleatoris. De manera que quan arribem als límits, encara hi ha un lloc on es poden posar transistors i aquest és l’eix vertical. Si apilem transistors els uns als altres, podem duplicar, triplicar o fins i tot quadruplicar el nombre de transistors per mil·límetre quadrat de manera automàtica, fent que el potencial d’aquest enfocament sigui molt gran. Ja utilitzem aquesta tecnologia a la memòria HBM, i també es tracta de transferir a la lògica. TSMC també fa paquets Wafer-on-Wafer que permeten apilar les hòsties l’una de l’altra, de manera que no és impossible anar en 3D i empaquetar més rendiment a la mateixa zona, però la calor, especialment la densitat de calor pot esdevenir un problema.

Resumint-ho tot

La meva opinió personal és que la Llei de Moore no acabarà aviat. Ni aquest any, ni el següent, ni el 2025, quan el mateix Gordon Moore preveu que la llei s’acabi. No serà una lluita fàcil per als fabricants de silici, però ja s’estan treballant noves tecnologies i algunes d’elles s’implementaran ben aviat, com GAAFET, cobalt i Wafer-on-Wafer, que permetrà millorar millores en el rendiment. . L’envasament de xip està sent molt bo amb l’aparició de chiplets, fent que el disseny del sistema sembli més com un edifici LEGO, en lloc de dissenyar xips, si podríeu empaquetar molts xips diferents l’un al costat de l’altre, sense necessitat de PCB.

El que passa amb la llei de Moore és difícil de seguir és que els fabricants han de ser creatius si volen competir i guanyar més diners, i això dóna a aquest repte una certa bellesa que només és visible si ens fixem en la imatge més gran i ens adonem que el millor. i les solucions més interessants són seguir els anys aparentment avorrits de fàcil rendiment de rendiment.
Source: Wikipedia, Samsung (Images)