IBM Research Alliance crea un nou transistor per a tecnologia de 5 nm



IBM, its Research Alliance partners GLOBALFOUNDRIES and Samsung, and equipment suppliers have developed an industry-first process to build silicon nanosheet transistors that will enable 5 nanometer (nm) chips. The details of the process will be presented at the 2017 Symposia on VLSI Technology and Circuits conference in Kyoto, Japan. In less than two years since developing a 7 nm test node chip with 20 billion transistors, scientists have paved the way for 30 billion switches on a fingernail-sized chip.

L’augment resultant del rendiment ajudarà a accelerar la informàtica cognitiva, l’Internet de les coses (IoT) i altres aplicacions intensives en dades que es publiquen al núvol. L’estalvi d’energia pot significar també que les bateries dels telèfons intel·ligents i altres productes mòbils podrien durar de dues a tres vegades més que els dispositius actuals, abans d’haver de carregar-se. Científics que treballen com a part de la Alliance Alliance de la investigació dirigida per l’IBM del SUNY Polytechnic Institute Colleges of Nanoscale Science and Engineering NanoTech Complex a Albany, Nova York, van aconseguir el gran avenç utilitzant piles de nanosheets de silici com a estructura del dispositiu del transistor, en lloc del FinFET estàndard. arquitectura, que és el model de la indústria de semiconductors fins a través de la tecnologia de nodes de 7 nm.

'Per tal que les empreses i la societat puguin satisfer les exigències de la computació cognitiva i el núvol en els propers anys, és fonamental l'avanç de la tecnologia de semiconductors', va dir Arvind Krishna, vicepresident sènior de Hybrid Cloud i director d'IBM Research. 'És per això que IBM persegueix de forma agressiva noves i diferents arquitectures i materials que empenyen els límits d'aquesta indústria i els porta al mercat en tecnologies com els fotogrames principals i els nostres sistemes cognitius.'
La demostració de transistors de nanosheet de silici, tal i com es detalla al document de Research Alliance Stacked Nanosheet Gate-All-Around Transistor per a Hable Scaling Beyond FinFET, i publicat per VLSI, demostra que els xips de 5 nm són possibles, més potents i no gaire allunyats en el futur. .

En comparació amb la tecnologia punta de 10nm disponible al mercat, una tecnologia basada en nanosheet 5nm pot oferir un millora del rendiment del 40 per cent a potència fixa o el 75 per cent estalvi de potència al rendiment igualat. Aquesta millora permet un important impuls per satisfer les futures demandes de sistemes d’intel·ligència artificial (IA), realitat virtual i dispositius mòbils.

Construir un nou interruptor
'Aquest anunci és el darrer exemple de la investigació mundial que continua sortint de la nostra innovadora associació públic-privada a Nova York', va dir Gary Patton, CTO i responsable de R + D mundial a GLOBALFOUNDRIES. 'A mesura que avancem cap a la comercialització de 7nm el 2018 a la nostra instal·lació de fabricació Fab 8, seguim activament tecnologies de nova generació a 5nm i més enllà per mantenir el lideratge tecnològic i permetre als nostres clients produir una generació més petita, més ràpida i més rendible de semiconductors. '

IBM Research ha explorat la tecnologia de semiconductors de nanosheet des de fa més de 10 anys. Aquest treball és el primer de la indústria que demostra la viabilitat de dissenyar i fabricar dispositius nanosheet apilats amb propietats elèctriques superiors a l'arquitectura FinFET.

Aquest mateix enfocament de litografia Extreme Ultraviolet (EUV) usat per produir el node de prova de 7nm i els seus 20 mil milions de transistors es va aplicar a l'arquitectura del transistor nanosheet. Mitjançant la litografia EUV, l’amplada dels nanosheets es pot ajustar contínuament, tot dins d’un mateix procés de fabricació o disseny de xip. Aquesta ajustabilitat permet ajustar el rendiment i la potència de circuits específics, cosa que no és possible amb la producció actual d’arquitectura de transistors FinFET, limitada per la seva alçada d’aleta que porta actualment. Per tant, si bé els xips FinFET poden escalar fins a 5nm, simplement reduir la quantitat d'espai entre les aletes no proporciona un augment del flux actual per obtenir un rendiment addicional.

'L'anunci d'avui continua la col·laboració de model públic-privat amb IBM que dinamitza el lideratge i la innovació de SUNY-Polytechnic, Albany i New York en el desenvolupament de tecnologies de propera generació', va dir el doctor Bahgat Sammakia, president interí del SUNY Polytechnic Institute. 'Creiem que habilitar el primer transistor de 5 nm és una fita important per a tota la indústria de semiconductors ja que continuem impulsant més enllà de les limitacions de les nostres capacitats actuals. La col·laboració de SUNY Poly amb IBM i Empire State Development és un exemple perfecte de com Indústria, Govern i Acadèmia poden col·laborar amb èxit i tenir un impacte ampli i positiu en la societat. '

Part of IBM's $3 billion, five-year investment in chip R&D (announced in 2014), the proof of nanosheet architecture scaling to a 5nm node continues IBM's legacy of historic contributions to silicon and semiconductor innovation. They include the invention or first implementation of the single cell DRAM, the Dennard Scaling Laws, chemically amplified photoresists, copper interconnect wiring, Silicon on Insulator, strained engineering, multi core microprocessors, immersion lithography, high speed SiGe, High-k gate dielectrics, embedded DRAM, 3D chip stacking and Air gap insulators.