L'anàlisi de BIOS AMD Ryzen 3000 'Zen 2' revela noves opcions per a l'overclocking i l'ajustament



AMD will launch its 3rd generation Ryzen 3000 Socket AM4 desktop processors in 2019, with a product unveiling expected mid-year, likely on the sidelines of Computex 2019. AMD is keeping its promise of making these chips backwards compatible with existing Socket AM4 motherboards. To that effect, motherboard vendors such as ASUS and MSI began rolling out BIOS updates with AGESA-Combo 0.0.7.x microcode, which adds initial support for the platform to run and validate engineering samples of the upcoming 'Zen 2' chips.

Al CES 2019, AMD va donar a conèixer més detalls tècnics i un prototip d’un processador AM4 de socket Ryzen de tercera generació. La companyia va confirmar que implementarà un disseny de mòduls multi-xip (MCM) fins i tot per al seu processador mainstream d’escriptori, en el qual utilitzarà un o dos quiplets de CPU de CPU de 7 nm ‘Zen 2’, que parlen amb un 14 nm I / Un controlador es mor sobre la tela Infinity. Els dos components més grans del model IO són ​​el complex d’arrel PCI-Express i l’important controlador de memòria DDR4 de doble canal. No us portem mai detalls sobre aquest controlador de memòria. AMD té dos motius importants per adoptar la ruta MCM fins i tot per la seva plataforma d'escriptori principal. El primer és que els permet barrejar i combinar tecnologies de producció de silici. Els comptadors de faves AMD creuen que és més econòmic construir només aquells components en un procés de producció reduït de 7 nanòmetres, que pot beneficiar-se de la reducció; és a dir, els nuclis de CPU. Es poden continuar construint altres components com el controlador de memòria a partir de les tecnologies existents de 14 nm, que ara estan altament madures (= rendibles). AMD també competeix amb altres empreses per la seva quota d'assignació de 7 nanòmetres a TSMC.

El teixit del controlador d'E / S de 14 nm es podria, en teoria, obtenir de GlobalFoundries per tal de fer honor a l'acord de subministrament de obsequis. El segon gran motiu és l’economia de la reducció de la mida. S’espera que AMD augmenti el nombre de nuclis de CPU més enllà de 8 i l’aglomeració de 12 a 16 nuclis en una sola llosa de 7 nm farà que es talli SKUs més barats deshabilitant nuclis costosos, perquè AMD no sempre collirà matrius amb nuclis defectuosos. Aquests SKU de gamma mitjana es venen en volums més elevats, i més enllà d'un punt AMD es veu obligat a desactivar nuclis perfectament funcionals. Té més sentit construir chiplets de 8 nuclis o 6 nuclis, i en SKU amb 8 nuclis o menys, despleguem físicament només un chiplet. D’aquesta manera, AMD maximitza la seva utilització de neules precioses de 7 nm. L’avantatge d’aquest plantejament és que el controlador de memòria ja no s’integra físicament amb els nuclis del processador. El processador Ryzen de tercera generació (i totes les altres CPU 2 Zen), per tant, tenen un controlador de memòria 'integrat-discret'. El controlador de memòria es troba físicament a l'interior del processador, però no està en la mateixa peça de silici que els nuclis de la CPU. L'AMD no és el primer que ha produït aquesta contracció. El processador Intel 'Clarkdale' de primera generació d'Intel va fer un recorregut similar, amb nuclis de CPU en una matriu de 32 nm i el controlador de memòria més una GPU integrada en una matriu de 45 nm.

Intel va utilitzar el seu Quick Path Interconnect (QPI), que era aleshores d’avantguarda. AMD està integrant el teixit Infinity, la seva última interconnexió de gran amplada de banda que està molt implementada en les línies de productes 'Zen' i 'Vega'. Hem assabentat que amb 'Matisse', AMD introduirà una nova versió de Infinity Fabric que ofereix el doble de banda respecte a la primera generació, o fins a 100 GB / s. AMD necessita això perquè un mateix matrió del controlador d'E / S ara ha d'interconnectar amb fins a dos matrius de CPU de 8 nuclis i fins a 64 nuclis en la seva línia de servidor 'EPYC'.

El nostre resident Ryzen Memory Guru Yuri '1usmus' Bubliy va fer una ullada realment a una d'aquestes actualitzacions de BIOS amb AGESA 0.0.7.x i va trobar diversos nous controls i opcions que seran exclusius de 'Matisse', i possiblement de la nova generació. Processadors de Ryzen Threadripper. AMD ha canviat el títol de la secció CBS de 'Zen Common Options' a 'Valhalla Common Options'. Durant els darrers dies hem vist aquest nom de codi a la web bastant una mica associat al 'Zen 2.' Hem assabentat que 'Valhalla' podria ser el nom de codi de la plataforma que consisteix en un processador AM4 Ryzen 'Matisse' de tercera generació i la seva placa base basada en chipset de la sèrie AMD 500, específicament el successor de X470 que està desenvolupant a casa per AMD en comptes de proveir ASMedia.

Quan feu un overclocking de memòria greu, pot passar que Infinity Fabric no pugui gestionar la velocitat de memòria augmentada. Recordeu que Infinity Fabric s’executa amb una freqüència sincronitzada a la memòria. Per exemple, amb la memòria DDR-3200 (que funciona a 1600 MHz), Infinity Fabric funcionarà a 1600 MHz. Aquest és el valor predeterminat de Zen, Zen + i també Zen 2. A diferència de les generacions anteriors, el nou BIOS ofereix opcions UCLK per a 'Auto', 'UCLK == MEMCLK' i 'UCLK == MEMCLK / 2'. La darrera opció és nova i us resultarà útil en overclockar la vostra memòria, per aconseguir estabilitat, però a costa d’amplada de banda d’Infinity Fabric.

Precision Boost Overdrive rebrà un control més detallat a nivell de la BIOS, i AMD realitza canvis importants en aquesta funció per flexibilitzar la configuració i millorar l’algoritme. Els primers adoptants d'AGESA Combo 0.0.7.x a les plaques base de chipset de la sèrie AMD 400 van notar que el PBO es trencava o es convertia en un buggy a les seves màquines. Això es deu a la mala integració del nou algoritme PBO amb l'existent compatible amb 'Pinnacle Ridge'. AMD també va implementar el 'Core Watchdog', una característica que restableix el sistema en cas de que l'adreça o els errors de dades desestabilitzin la màquina.

El processador 'Matisse' també proporcionarà als usuaris un control més fi sobre els nuclis actius. Com que el paquet AM4 té dos quiplets de 8 nuclis, tindreu l’opció de desactivar un chiplet sencer o ajustar el recompte de nuclis en decrements de 2, ja que cada quplet de 8 nuclis consta de dos CCX de 4 nuclis (calcula complexos) , com els dissenys AMD existents. A nivell de chiplet, podeu marcar els comptes de nuclis de 4 + 4 a 3 + 3, 2 + 2 i 1 + 1, però mai asimètricament, com el 4 + 0 (que era possible en Zen de primera generació). L'AMD està sincronitzant els recomptes bàsics de CCX per a l'ús òptim de la memòria cau L3 i l'accés a la memòria. Per al Threadripper de 64 nuclis que tingui vuit quiplets de 8 nuclis, podreu inhabilitar els chiplets sempre que tingueu habilitat almenys dos chiplets.

CAKE, o 'extensió de coherència AMD coherent', va rebre una configuració addicional, a saber, 'CAKE CRC performance Bounds'. AMD implementa IFOP (Infinity Fabric On Package) o la versió no socketed de IF, en tres llocs del MCM 'Matisse'. El matriu del controlador d'E / S té enllaços IFOP de 100 GB / s amb cadascun dels dos quiplets de 8 nuclis i un altre enllaç IFOP de 100 GB / s connecta els dos quiplets entre ells. Per a les implementacions multicocket de 'Zen 2', AMD proporcionarà controls de nodes NUMA, a saber, 'NUMA nodes per socket', amb opcions que inclouen 'NPS0', 'NPS1', 'NPS2', 'NPS4' i 'Auto'.

Amb 'Zen 2', AMD introdueix un parell de noves novetats importants a nivell de DCT. La primera s'anomena 'Inversió de mapes DRAM', amb opcions com 'Desactivat', 'Habilitat' i 'Auto'. La descripció del venedor de la placa base d'aquesta opció és com 'Utilitzar adequadament el paral·lelisme dins d'un dispositiu de canal i DRAM. Els pits que volen amb més freqüència s’han d’utilitzar per associar recursos de més paral·lelisme dins del sistema. ” Un altre és 'Reparació de paquets post DRAM', amb opcions com 'Activat', 'Desactivat' i 'Auto'. Aquest nou mode especial (que és un estàndard JEDEC) permet al fabricant de memòria augmentar els rendiments de DRAM desactivant selectivament les cel·les de memòria dolentes, per substituir-les automàticament per les que funcionen des d’una zona de recanvi, de manera similar a com els dispositius d’emmagatzematge cartografien els sectors dolents. No estem segurs de per què aquesta característica s’exposa als usuaris finals, especialment del segment de clients. Potser s’eliminarà a les plaques base de producció.

També hem trobat una interessant opció relacionada amb el controlador d'E / S que us permet seleccionar la generació PCI-Express fins a 'Gen 4.0'. Això podria indicar que algunes plaques base de chipset de sèries 400 existents podrien rebre PCI-Express Gen 4.0, ja que examinem el firmware de la placa base de chipset de sèries 400. A través de fonts creïbles, hem sentit que la implementació PCIe Gen 4.0 d’AMD implica l’ús de dispositius externs de controlador extern a la placa base. No surten barats. Texas Instruments ven redreversors de Gen 3.0 per 1,5 dòlars la quantitat en 1.000 unitats de rodet. Els venedors de la placa base hauran de buscar almenys 15-20 dòlars a les plaques base AM4 d’endolls amb ranures Gen 4.0, ja que necessiteu 20 d’aquests redirectors, un per carril. Hem trobat diversos controls comuns, entre els quals hi ha 'RCD Parity' i 'Memory MBIST' (un nou programa d'auto-prova de memòria).

Una de les pàgines de programes de configuració del firmware es titula 'SoC Miscellaneous Control' i inclou la configuració següent, moltes de les quals són estàndards del sector:
  • Torna a intentar la comanda de l'adreça DRAM
  • Error de paritat màxima
  • Activa CRC d'escriptura
  • DRAM Writing CRC Writing i Limiteu de nou
  • Reproducció d'error de CRC màx
  • Desactiva la injecció d’error de memòria
  • Torneu a provar la UECC
  • Configuració ACPI:
    o Memòria cau ACPI SRAT L3 com a domini NUMA
    o ACPI SLIT Control de distància
    o Distància relativa remota ACPI SLIT
    o ACPI SLIT distància virtual
    o ACPI SLIT mateixa distància de presa
    o Distància de presa remota ACPI SLIT
    o Distància SLink local ACPI SLIT
    o Distància SLink remota ACPI SLIT
    o Distància entre SLink local ACPI SLIT
    o Distància inter-SLink remota ACPI SLIT
  • CLDO_VDDP Control
  • Modalitat d’eficiència
  • Control de límit de potència del paquet
  • Estats C DF
  • S'ha solucionat l'estat P social
  • CPPC
  • Velocitat màxima de 4 enllaços xGMI
  • Velocitat màxima de 3 enllaços xGMI
All in all, AMD Ryzen 'Matisse' promises to give advanced and enthusiast users a treasure-chest of tuning options. Thanks again to Yuri '1usmus' Bubliy, who contributed significantly to this article.